(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-215816

(43)公開日 平成5年(1993)8月27日

(51)Int.Cl.*	識別記号 庁内	N整理番号 FI	技術表示箇所
G 0 1 R 31/28			· .
G 0 6 F 11/22	360 P 832	3-5B	
	6912	2-2G G01R 31/2	G G

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号	特顧平3-322766	(71)出顧人 000004237
(22)出題日	平成 3 年(1991)12月 6 日	日本配気株式会社 東京都港区芝五丁目7番1号
(22)伍赖日	十成3年(1991)12月 0日	(72)発明者 信高 靖
		東京都港区芝五丁目7番1号日本電気株式
		会社内 (74)代理人 弁理士 京本 直樹 (外2名)

(54)【発明の名称】 情報処理装置

(57)【要約】

【構成】複数のスキャンパスと前配複数のスキャンパスを制御する診断制御回路とを持つ情報処理装置において、スキャンパス先頭のレジスタ出力をスキャンインデータをスキャンパス末尾のスキャン入力にする手段を設けるか、スキャンパス先頭のレジスタ出力をスキャンパス末尾のレジスタのスキャン入力にする手段とスキャンパス中に前段のレジスタ出力かスキャンインデータのいずれかを次段のレジスタのスキャン入力にする手段を設けた。

【効果】スキャンパス中のレジスタの数とスキャンに必要なクロック数を異なる値とし、複数のスキャンパスをおなじスキャンクロック数でスキャンすることを可能とする。また、スキャンパスを同時に動かしながらスキャンイン、スキャンアウトできるので、スキャンパスの単独のみの作動に比べ、全てのスキャンパスをスキャンするのに必要なスキャンクロック数が著しく減少しエラーで処理を中断してから再び動き出すまでの時間を大幅に短縮できるという効果がある。

【特許請求の範囲】

【請求項1】 複数のスキャンパスと前記複数のスキャンパスを制御する診断制御回路とを持つ情報処理装置において、

それぞれのスキャンパスは眩スキャンパスを構成するレジスタ数 i , スキャンに必要とするスキャンクロック数 j , j を i で割った余りを k としたとき、k = 0 の場合, スキャンパスの先頭レジスタの出力とスキャンインデータとのいずれかを選択し, スキャンパス末尾のレジスタのスキャン入力とし、k≠0の場合, スキャンパスの先頭レジスタの出力をスキャンパス末尾のレジスタのスキャン入力とする手段と、

前記スキャンパスのスキャンデータを一時的に格納する ためのスキャンパスの数以上のビット幅かつj以上のワード数を持つランダムアクセスメモリと、

診断制御回路に該診断制御回路の制御するスキャンパスをすべて同時に動かし前記ランダムアクセスメモリに頭次格納する機能、およびランダムアクセスメモリからスキャンインするデータを頭次読みだしながら前記スキャンパスに戻す機能、システム制御装置の要求により前記シェンダムアクセスメモリ中のスキャンデータを前記システム制御装置に転送する機能、システム制御装置が発生した障害をランダムアクセスメモリ内に書き込む機能、および情報処理装置で発生した障害を機とする機能とを含む診断制御回路とを備えて成ることを特徴とする情報処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は情報処理装置に関し、特にスキャンパスを用い障害発生時のデータを収集する機能を持つ情報処理装置に関する。

[0002]

【従来の技術】従来の情報処理装置における診断制御回路で制御されるスキャンパスは、スキャンパスの先頭のレジスタからスキャンアウトデータを出力し、スキャンパスの末尾のレジスタにスキャンインデータを入力していた。また、従来の診断制御回路は、スキャンパスを一本一本個別に動かし、スキャンインデータ、スキャンアウトデータはそれぞれそのままシリアルにシステム制御装置に転送またはシステム制御装置から受信していた。

[0003]

【発明が解決しようとする課題】上述した従来の情報処理装置のスキャンパスは、スキャンパス長 (スキャンパスを構成するレジスタ数) が異なる複数のスキャンパスを持つ情報処理装置に組み込まれた場合、組み込まれた

複数のスキャンパスを同時に動かし、スキャンアウトしてデータを本発明のようにランダムアクセスメモリに格納したとしても、スキャンインするときにスキャンパス長の違いから格納したデータをそのまま読みだした顕著でに戻すと最も短いスキャンパスがスキャンインを完了してもそれよりスキャンパス長の長いスキャンパスにおいてはスキャンインが完了せず、最も長いスキャンパスのスキャンインが完了するまでスキャンを続ければそれよりスキャンパス長の短いスキャンパスは、スキャンインデータのあふれを生じてしまう。いずれにしてもそのままではスキャンアウトする前の状態に戻すことはできないという欠点があった。

【0004】スキャンアウトする前の状態に戻すためには、スキャンインするときにスキャンパス長の短いスキャンパスに供給されるスキャンクロックを適当な数で止めるか、スキャンインするデータを操作しスキャンパス 長の短いスキャンパスのスキャンインデータの頭にダミーのデータを付け加え、最も長いスキャンパスのスキャンインが完了したときに、本来のスキャンパスのスキャンパスを同時に動かしなければない。また、ダミーのデータを付け加えるとしても本発明のようにスキャンパスを同時に動かしてランダムアクセスメモリのリード/ライトを一般に全てのスキャンパスのレジスタ数の総和以上繰り返さなければならないという欠点があった。

【0005】また、従来の診断制御回路はそれぞれのスキャンパスを一本一本個別に動かしそのままシステム制御装置とデータのやり取りをしていたため、スキャンアウトでデータを抜き出し、スキャンインでデータをセットするために最低でも全てのスキャンパスに含まれるレジスタ数の総和の2倍だけスキャンクロックが必要となり、全てのスキャンパスをスキャンして完了するのに時間がかかった。

[0006]

ためのスキャンパス数以上のビット幅と最も長いスキャンパスのレジスタ数以上のワード数を持つランダムアクセスメモリを設け、前記複数のスキャンパスを同時に動かし前記複数のスキャンパスを同時に多かし前記うンダムアクセスメモリに1スキャンアウトデータ分容を読み出し前記スキャンパスにスキャンインする機能と、ジステム制御装置のアドレスのデータをシステム制御装置・メにより中の任意のアドレスのデータをシステム制御装置・メモリ中の任意のアドレスのデータをシステム制御装置でデータを前記ランダムアクセスメモリの任意のアドレスに書き込んだりする機能を含む診断制御装置とを備えて本発明が構成される。

[0007]

【実施例】図1は、本発明の一実施例の構成を示すプロック図である。ただし、発明に関係のない所は省略してある。21・22はデータセレクタ、31・32はスリーステートのパッファ、41・42はパッファ、SP1~SPnは本発明のスキャンパス、6は診断制御回路(DGC)、7はランダムアクセスメモリ(RAM)、8はシステム制御装置(SCU)、9はスキャンインかスキャンアウトかを示す信号SIO(OFF=スキャンイン、ON=スキャンアウト)である。

【0008】始めに、本発明に使用するスキャンパスのスキャンアウト動作、スキャンイン動作について説明する。ただし、ここではスキャンパスSP1、SP2について注目する。また、説明を簡単にするためにスキャンに用いるスキャンクロック数を8とする。スキャンアウトは、スキャンパスに供給される通常のクロックを止め、スキャンモードにしてから開始する。この状態においてのスキャンパスSPmのレジスタRmnの値をCmnと定義する。

【0009】データセレクタ21,22は信号SIOがON(スキャンアウト)になっているのでそれぞれレジスタR11の出力とレジスタR21の出力を選択する。この状態でスキャンパスSP1の出力にはレジスタR11の値C11がスキャンパスSP2の出力にはレジスタR21の値C21が出力され、最初のスキャンデータとなる。以後、スキャンクロックが来る毎にスキャンアウト動作が進んで行く。スキャンクロック毎のレジスタの変化およびスキャンアウトデータの変化を表にしたのが図2である。図2より、データセレクタSP1,SP2のスキャンアウトデータは、次のようになる。

【0010】SP1のスキャンアウトデータ

C11 C12 C13 C14 C15 C16 C 17 C18

SP2のスキャンアウトデータ

C21 C22 C23 C24 C25 C26 C 21 C22 つまり、スキャンパスに含まれるレジスタの数が8より 少ないスキャンパスにおいては、レジスタの値C21, C22のように少ない分だけスキャンパスの先頭から再 びデータが出力される。

【0011】次に、スキャンインであるが、スキャンアウトと同様スキャンパスに供給される通常のクロックを止めスキャンモードにしてから開始する。ここではレジスタRmnにセットするレジスタRmnの値をCmnと定義して、データセレクタSP1, SP2にそれぞれ次のような順番でセットするものとする。

SP1のスキャンインデータ

C11 C12 C13 C14 C15 C16 C 17 C18

SP2のスキャンインデータ

C21a C22a C23 C24 C25 C26 C21 C22

信号SIOをOFFにしてデータセレクタ21,22はそれぞれ4のパッファを選択させ、パッファの入力にレジスタの値C11a,C21aを入力する。ここでスキャンパスに一発スキャンクロックを入れればレジスタの値C11がレジスタR11にレジスタの値C21aがレジスタR21へセットされる。先に説明したスキャンクウトと同様、スキャンクロック毎の各レジスタの値の変化を表にしたものを図3に示す。これらの結果、8個目のスキャンクロックを入れた時点でスキャンインは終了する。

【0012】スキャンパスSP2にスキャンインするデータのうち始めの2つにaを付けたのは、これらのデータが無効なデータとなるのを明らかにするためで、これらのデータは後から来るレジスタの値C21とC22によって置き換えられてしまう。このことから、レジスタの値C21とC22aは、それぞれ同じ値でなくてもよいことがわかる。これは、本発明で使用するスキャンパスにスキャンインするときは、有効となるスキャンデータの位置に注意を要することを意味し、有効となるのは、スキャンパスSP2の場合、後ろから6つのデータである。

【0013】図2と図3とを比較してみれば、本発明のスキャンパスは複数のスキャンパスを同じように動かしても、スキャンアウトしたデータをそのままの順番でスキャンインすれば、スキャンアウトする前の状態に戻せることがわかる。これは、スキャンに要する時間を短縮するために大きく役立つ。

【0014】次に情報処理装置で障害等が発生したときにシステム制御装置(SCU)8がどのようにしてエラー情報を収集するか説明する。診断制御回路DGC6は障害が発生した旨を受けたら、まずスキャンパスSP1~SPnのクロックを止め、障害発生時のデータが壊れるのを防ぎ且つスキャンモードにして、スキャンアウト可能な状態にする。そしてシステム制御装置(SCU)

8に障害が発生した旨を伝える。次に診断制御回路(D GC) 6は信号SIOをONにしてスキャンを始め、ス キャンパスSP1~SPnを同時にスキャンアウトしな がらスキャンアウトデータをランダムアクセスメモリ (RAM) 7のアドレス0番地から順に書き込む。全て 書き込んだら信号(SIO)9をオフにしてスキャンパ スSP1~SPnをスキャンイン可能な状態にする。ス キャンパスSP1~SPnを同時に動かしなから、RA M7のアドレス0番地から先に格納されたスキャンアウ トデータを順番にスキャンインし、元のスキャンアウト する前の状態に戻す。本発明で使用しているスキャンパ スSP1~SPnは、複数同時に動かしても先に説明し たとおりスキャンアウトした順番でスキャンインすれば スキャンアウト前の状態に戻せるのは明らかである。ス キャンパスが元の状態に戻ったならDGC8はスキャン パスのスキャンモードを解除、そしてクロックの供給を 開始し、情報処理装置にエラー処理を始めさせる。さら にシステム制御装置(SCU)は、スキャンパスが元に 戻り、クロックが供給され始めたらDGC8に対して、 RAM7中に書き込まれているスキャンデータを転送す るよう要求しデータの回収を行う。回収したデータをフ ロッピーディスク等に格納すれば、障害データの採集は 完了する。

【0015】情報処理装置のデパッグなどであるレジスタにある値をセットしたい場合SCU8からDGC6に対して、スキャンパスの内容をRAM7に読み出させRAM7の内容を書き換えてからスキャンインするようなコマンドをきることによって行う。

[0016]

【発明の効果】以上説明したように本発明は、スキャンパス先頭のレジスタ出力かスキャンインデータをスキャンパス末尾のスキャン入力にする手段を設けるか、または、スキャンパス先頭のレジスタ出力をスキャンパス末尾のレジスタのスキャン入力にする手段とスキャンパス

中に前段のレジスタ出力かスキャンインデータのいずれかを次段のレジスタのスキャン入力にする手段を設けることにより、スキャンパス中の実際のレジスタの数とスキャンに必要なクロック数を異なる値にすることができ、複数のスキャンパスをおなじスキャンクロック数でスキャンすることを可能とする。

【0017】また本発明のスキャンパスは、スキャンパスを同時に動かしながらスキャンイン、スキャンの場合に比べ、全てのスキャンパスを単独でしか動かせない場合に比べ、全てのスキャンパスをスキャンするのに必要が著しく減少しエラーで処理を中あるしてから再び動き出すまでの時間を大幅に短縮できる。【0018】また、本発明の場合次のゆな特典もある。複数のレジスタに値をセットしたい場合は、スキャンパスの内容をRAMに読みだしておけば、スキャンパスの内容と同じであるので、一つのレジスタをセットするたびにスキャンインをする必要がなくなり、処理は高速化れされるという効果がある。


【図面の簡単な説明】

- 【図1】本発明の一実施例の構成を示すブロック図
- 【図2】スキャンアウト動作を示す説明図
- 【図3】スキャンイン動作を示す説明図

【図4】スキャンアウトを行いデータをRAM(ランダムアクセスメモリ)に格納した格納状況を示す説明図 【符号の説明】


- 6 診断制御装置 (DGC)
- 7 ランダムアクセスメモリ(RAM)
- 8 システム制御装置 (SCU)
- 9 信号SIO
- 21,22 データセレクタ
- 31, 32 スリーステートパッファ
- 41, 42 パッファ
- SP1~SPn スキャンパス

【図4】



RAM格納状況

[図1]



[図2]

XIV.45	10-1	0.	1	2	3	4	5	6	7	8
SPı	Ris	Cø	Ctt	Cie	Cia	Cr4	CAS	C16	Crr	Crs
	RIT	C17	Cra	C11	CR	Ca	Cra	Cıs	Cis	Crt
	RIL	CK	Cn	Cra	CII	Cre	Cro	CM	C15	CM
	Rs	Crs	C16	Crr	Cas	CII	Cr	Cro	C/4	Cis
	RH	CH	CIS	C16	Cit	C18	CII	CR	Crs	C14.
	Rns	C13	CH.	Crs	C16.	Cit	Cra	Cıı	Cre	Cia
	Rn	Crz	Cn	Cre	Cris	Cis	Crt	Crs	Cıı	Cre
	Rii	C11	Cre	Cis	CA	Cas	Crs	Cn	C18	Cn
	出力	CII	Crz	C13	CH	Cs	C16	Crr	Cre	Cn
	Res	Ces	Ces	Czz	Czs	Czs	Ces	Czs	Cu	Cet
	Res	CE	Cas	Cz	Czz	Czs	Czs	Ces	Czs	Czi
SPE	Res	Czs	C25	Ces	Cer	Czz	Ces	Cas	Ces	Cas
	Rzs	Ces	Cza	C25	Czs	Cei	Cez	Czs	Cz4	Ces
	Rzz	Czz	Czs	Cza	C25	Czs	Czi	Czz	Czs	Cze
	Rei	Czi	Czz	Ces	Cas	Cs	Ces	Ces	Czz	Cas
	出力	Czi	Cze	Czs	C24.	C25	Ces	Czi	Czz	Cza

[図3]

			,							
ないなわ	クロック	0	1	2	3	4	5	6	7	8
SPi	劝	C11	C12.	Crs	CM	C15	C16	Crt	Cre	
	Ris		CII	Crz	Czs	C14	Ces	C#	Crt	Cız
	Rit			CII	Cız	C/3	C/4	C15	C16	Crr
	R16				Cıı	Crz	Co	C14	Crs	C16
	R15					Cri .	Cre	Cro	C/4	Cas
	R14						Cu	Cre	Cro	C14
	Ris							C11	Cn	Cø
	Riz								CII	C_{R}
	Rii					:				CII
SPz	劝	Cznz	Czzz	Czz	C24	Ces	Czs	Czı	Czz	
	Ru				Czia	Ceza	Czs	Czs	C25	Cz6
	Res					Czsa	Cesa	Czs	Cz4	Ces
	Re4						Czia	Czze	Czs	C ₂₄
	Ras							Czia	Czza	Czs
	Rez		Czia	Czza	Czs	Cz4	Czs	Czs	Czr	Czz
	Rzı			Czia	Czza	Ces	Cze	C25	Cas	Czi

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-215816

(43) Date of publication of application: 27.08.1993

GO1R 31/28 G06F 11/22

(21)Application number : 03-322766

(22)Date of filing:

06.12.1991

(71)Applicant : NEC CORP

(72)Inventor: NOBUTAKA YASUSHI


(54) INFORMATION PROCESSING DEVICE

(57)Abstract:

(51)Int.CI.

PURPOSE: To scan plural number of scan paths having different scan path length in the same clock number, and also speed up information collection when a trouble is caused by arranging a means to select an input/output order of the scan paths and a RAM to store scan data temporarily.

CONSTITUTION: When a trouble is caused a diagnosis control circuit DGC6 stops clocks of scan paths SP1-SPn, and places them in a scan mode, and informs the occurrence of the trouble to a system control unit SCU. Next, a signal SIO is turned on, and the scan is started. and while scanning out the scan paths SP1-SPn simultaneously, scan-out data are written in order from a 0 address of a RAM 7. When writing is finished, the signal SIO is turned off, and while moving the scan paths SP1-SPn simultaneously, the scan-out data stored in the RAM 7 are scanned in, and are restored to the original conditions, and the scan mode is released, and clock supply is started, and an information processing device is made to start an error processing.



LEGAL STATUS

[Date of request for examination]

12.12.1997

[Date of sending the examiner's decision of

09.05.2000

rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office